SK海力士等推出高能效忆阻器存内计算芯片，边缘AI应用新突破

2026年7月11日，海力SK海力士、推出TetraMem与南加州大学（USC）联合宣布，效忆芯片新突成功研发出一款基于忆阻器技术的阻器存内计算片上系统（SoC）芯片。该芯片专为边缘人工智能（Edge AI）设备设计，存内旨在解决低功耗场景下的计算高性能计算需求。

极致能效表现，边缘超越传统GPU

该芯片以“高能效”为核心设计指标，应用展现出惊人的海力能效比：
* 100 MHz工作频率下：运算能效高达 21.3 TOPS/W（万亿次运算每瓦每秒）。
* 400 MHz工作频率下：能效仍维持在 11.9 TOPS/W的推出高水平。

据相关研究论文数据显示，效忆芯片新突其能效表现约为英伟达（NVIDIA）A100 GPU在INT8精度模式下的阻器 10倍。

然而，存内需注意的计算是，该芯片的边缘峰值算力仅为2.54 TOPS，这一数值尚不足微软Copilot+平台最低算力要求的 1/16。这表明该芯片并非旨在替代高性能数据中心GPU，而是聚焦于特定的低功耗边缘场景。

架构创新：65nm工艺与专用卷积单元

芯片采用 65纳米成熟制程工艺，内部集成了 10个神经网络处理单元（NPU），具体分工如下：
* 9个通用NPU：负责常规计算任务。
* 1个专用NPU：针对深度可分离卷积（Depthwise Separable Convolution）操作进行深度优化。

技术亮点：
优化后的专用处理单元采用了创新的 锯齿形交叉阵列结构。通过将选择线布局调整为斜向布线，该架构支持 28组独立的3x3卷积操作并行执行，从而显著提升了阵列资源的利用率和计算密度。

精度补偿技术：模拟域 vs 数字域

忆阻器器件本身的编程精度较低，约为 2位。为解决这一瓶颈，研究团队引入了 双子阵列补偿技术（Twin-Array Compensation），将等效精度提升至约 4位。

• 技术路径对比：
• 本方案：依托 模拟域补偿技术。
• 英伟达NVFP4策略：侧重 数字域校正。
• 共同目标：两者均致力于实现类似FP4的低精度高效计算，但实现机制截然不同。

实测表现与局限性

在实测环节，研究团队使用 MobileNetV1Small模型进行端到端推理测试：
* 准确率：达到 80.36%，与软件层面四比特量化模型的表现相当。
* 测试局限：测试中仅启用了 6个NPU单元，论文未提供全部10个单元满载运行时的实际吞吐量数据，因此实际峰值性能仍有待进一步验证。

制造与集成

SK海力士在本项目中承担了忆阻器器件的研发与制造工作。通过先进的后端集成工艺，阻变存储单元被直接构建于65纳米互补金属氧化物半导体（CMOS）电路之上，实现了存算一体的高效集成。

总结与展望

本项成果属于 原理性验证（PoC）阶段。虽然其绝对算力有限，但突出的能效指标使其在 功耗约束严苛的边缘AI应用场景（如物联网设备、可穿戴设备等）中具备重要的探索价值。这一技术路径为未来低功耗AI芯片的发展提供了新的思路。

本文地址：https://www.dr-wine.com/html/535d14699318.html